IBM hat die Sub-1nm-Grenze geknackt. Was das für die Zukunft der KI bedeutet.

Es gibt eine Zahl, die jeder Chip-Ingenieur wie einen leisen Aberglauben mit sich trägt: 0,5 Nanometer. Darunter beginnen Elektronen etwas zu tun, wofür Silizium nie gebaut wurde - sie tunneln durch Barrieren, die sie nicht überwinden sollten, und Transistoren hören auf, Transistoren zu sein. Wir kennen diese Wand seit Jahrzehnten. Was sich am 25. Juni 2026 geändert hat: IBM hat gerade 0,7 nm geliefert - und die Rechnung wird plötzlich ungemütlich.

Was IBM tatsächlich angekündigt hat

IBM Research hat das vorgestellt, was sie als weltweit erste Chip-Technologie unter 1 Nanometer bezeichnen. Die Schlagzeilen-Zahlen:

• 0,7-nm-Node (7 Ångström) - die kleinste produktionsreife Transistor-Architektur, die je demonstriert wurde
• ~100 Milliarden Transistoren auf einem fingernagelgroßen Die
• 70% effizienter oder 50% leistungsstärker als IBMs 2-nm-Node von 2021
• Gebaut auf einer Gate-All-Around (GAA)-Architektur, die den Stromfluss präziser steuert als ältere FinFET-Designs

Laut MIT Technology Review könnte der Durchbruch das Moore'sche Gesetz "ein weiteres Jahrzehnt" verlängern. Das ist die optimistische Lesart. Es gibt noch eine andere.

Der Teil, den die meisten Schlagzeilen überspringen

Das Atomgitter von Silizium liegt bei ungefähr 0,5 nm. Die Transistoren, die IBM gerade bei 0,7 nm gebaut hat, nutzen zwei Atomlagen dicke Kanäle aus Molybdändisulfid (MoS₂) statt reinem Silizium. Das ist kein normaler Node-Shrink. Das ist ein Wechsel des Spielbuchs unter der Industrie.

Was das konkret heißt:

• 0,7 nm ist vermutlich der letzte "einfache" Gewinn. Darunter macht man Silizium nicht kleiner - man erfindet neue Materialien.
• Die Roadmap voraus (0,5 nm, 0,3 nm) ist nicht nur schwierigere Ingenieurskunst. Sie ist schwierigere Physik.
• Jeder Shrink kostet mehr, dauert länger und liefert abnehmende Erträge.

MIT schreibt seit Ende der 2000er über das Ende des klassischen Dennard-Scalings. IBMs Ankündigung widerlegt das nicht - sie beweist, dass die Industrie bereit ist, enorm viel zu investieren, um weiter Zeit zu kaufen.

Warum KI das mehr interessieren sollte als Smartphones

Hier wird aus einer Chip-Industrie-Geschichte eine KI-Geschichte.

Die großen Frontier-Model-Trainingsläufe 2026 werden durch zwei Dinge begrenzt: Daten und Compute. Daten haben ihre eigenen Probleme (wir haben Model Collapse durch synthetische Daten behandelt). Compute ist die physischere Beschränkung - und genau hier landt IBMs Ankündigung.

Jede Verdopplung der Transistor-Dichte verdoppelt effektiv den Compute, den man für denselben Dollar bekommt. Das ist der Motor, der GPT-3 → GPT-4 → GPT-5 möglich gemacht hat. Es ist der Motor, der den Preis-pro-Token-Verfall von 60 Dollar pro Million Tokens im Jahr 2023 auf Bruchteile eines Cents heute vorangetrieben hat.

Wenn 0,7 nm der letzte saubere 2x-Density-Gewinn auf einer vertrauten Roadmap ist, dann:

• Der nächste Frontier-Model-Scale-up kostet pro Kapazitätseinheit mehr als der vorherige.
• Die Trainings-Ökonomie verschiebt sich von "dichtere Chips kaufen" zu "mehr Chips kaufen und besser verbinden".
• Architektur und Software-Effizienz werden zum Hebel des nächsten Jahrzehnts, nicht Silizium.

Das ist kein Untergangsszenario. Es ist eine Umverteilung. Die KI-Industrie hat fünf Jahre lang auf der Annahme geritten, dass der nächste Node-Shrink uns retten wird. Nach 0,7 nm steht diese Annahme offiziell auf Pump.

Die Architektur-Wette, die bereits läuft

Das Interessante ist: Die Industrie wartet nicht auf die Wand. NVIDIAs NVLink, AMDs Infinity Fabric und Googles TPU-Pods sind alles Antworten auf dieselbe Frage: Wenn die Single-Chip-Dichte nachlässt, wie bringt man Systeme aus Chips dazu, sich wie ein Chip zu verhalten?

IBMs eigene Wette - Sub-1nm mit MoS₂-Kanälen - ist die andere Hälfte derselben Antwort: das Atom weiter treiben, aber nicht mehr erwarten, dass es für immer allein skaliert.

Das wahrscheinliche 2030-Bild:

• Sub-1-nm-Chips ganz oben in jedem Datacenter-Rack
• Massive Chiplets und Interconnects, die das schwere Heben bei Trainingsläufen übernehmen
• Spezialisierte Inferenz-Silizien (Microsoft Maia, Google TPU, Apple Neural Engine, Qualcomm Hexagon), die die Deployment-Seite übernehmen
• Algorithmische Effizienz - Sparse Models, Distillation, bessere Attention -, die die Lücke füllt, in die Transistor-Dichte nicht mehr wachsen wird

Der Moment der 11 Millionen Transistoren

Wenn du irgendetwas auf KI-Infrastruktur aufbaust - Agents, Copilots, Suche, Automatisierung, Robotik -, dann ist die praktische Frage nicht, ob KI weiter billiger und schneller wird. Die praktische Frage ist: Wie viel des nächsten Jahrzehnts an Gewinnen kommt aus Chips vs. aus allem anderen?

IBMs 0,7-nm-Ankündigung ist eine gute Nachricht: Sie hat der Industrie ein paar weitere Jahre dichtegetriebener Kostenkollapse gekauft. Sie ist aber auch ein Warnschuss: Die nächste Kostenkurve wird steiler, das nächste Frontier-Modell wird teurer zu trainieren, und die einfachen Gewinne gehen aus.

Die Gewinner des nächsten KI-Jahrzehnts werden nicht die mit den dichtesten Chips sein. Es werden die sein, die herausgefunden haben, was man tut, wenn die Chips aufhören, alle zwei Jahre doppelt so gut zu werden.

Silizium ist nicht die Atome ausgegangen. Aber ihm ist die Geduld ausgegangen, darum gebeten zu werden, die ganze Industrie auf seinem Rücken zu tragen.